積體電路製程中，將特定摻雜質離子化，用電場加速，使離子注入晶圓特定區域與特定深度中，使其具有特定功能。
19-1 離子佈植
19-2 退火19-3 離子佈植在CMOS積體電路製程上的應用
19-4 離子佈植製程實務
IC製程中深層區的形成如CMOS中的井區(P–井，N-井)，過去基本上使用上章的高溫擴散方法形成；淺區如源極、汲極則用本章的離子佈植法形成。隨著離子佈植法的發展，近年來深層區也有採用離子佈植法形成。離子佈植法由於有一些高溫擴散所沒有的特點，故在IC製程中是不可或缺的。
19-1 離子佈植 (Ion Implantation)
將摻雜質注入晶圓中，離子佈植法是一種快速有效的技術。該種製程是用電場加速所欲注入離子化之摻雜質。加速之摻雜質離子植入晶圓中，與(1)晶格原子(2)電子雲的撞擊，損耗能量，到一定的深度停下，摻雜質離子的能量決定離子佈植之深度。所以離子佈植法摻雜質濃度最高處在晶圓內部，與高溫擴散法摻雜質濃度最高處在晶圓表面不同。
🔼圖19-1硼、磷、砷三種摻雜質離子植入時，單位長度能量損失與入射離子能量之關係
🔼圖19-2摻雜質植入劑量與磷離子濃度分佈深度之關係
摻雜質離子能量損耗並非線性，如圖19-1所示：離子能量較低時，單位長度能量損耗隨離子植入能量增加而增加幾為線性關係，但離子能量較高時，由於離子速度快，與撞擊之晶格原子作用時間短，單位長度能量損耗隨離子植入能量增加而減少為非線性關係，即離子植入能量愈高可植入愈深處。晶圓若為非晶或晶粒很小的多晶時，上述之預測十分準確。晶圓若為單晶，且摻雜劑量不是非常高時，分佈曲線常呈現有尾巴，如圖19-2(a)、(b)曲線所示，這是離子通道效應(ion-channeling effect) 所致，所謂通道效應就是離子對準某一單晶方向，如圖19-3所示矽的<110>方向，離子可長驅直入，不會與晶格原子碰撞，只與電子雲有作用，故分佈曲線較深，不易精確控制。防止離子通道效應有幾種方法，例如：使用非常高摻雜佈植劑量破壞晶圓表面成為非晶化，離子通道效應就不會發生，如圖19-2(c)曲線所示；或植入方向離開主要晶軸幾度亦可；或將晶圓表面加上一層非晶材料如二氧化矽、氫化矽。
🔼圖19-3 矽 <110> 方向之最體結構
離子佈植機的第一個要求就是要有能產生離子化摻雜質的能力。將氣體原料加高熱或高電場可產生離子。用電磁場使所要的摻雜質離子偏離開其它的離子，選出的離子再用電場加速打入晶圓晶格中。在一般的互補型金-氧-半電晶體(CMOS)的製程中，離子佈植至少使用十次以上。因此，在現今積體電路製程上扮演著相當重要的角色。圖19-4是一典型的離子佈植機。
🔼圖19-4離子佈植機
當摻雜質種類選好後，需控制兩個變數，一是“劑量“(dose)，即在晶圓上單位面積植入之離子數目；二是它們植入晶圓的能量。劑量是當離子通過一偵測器時，由計算其通過個數而加以控制，而離子能量則由加速室電壓加以控制。因具有精密控制劑量和能量的能力，使離子佈植技術在應用上有獨到之處。
離子佈植機在積體電路製程設備中是相當複雜的，但其所擁有的優點，卻是非其他設備所能比的：
1.離子佈植是在真空下進行，故是個潔淨的製程。
2.離子佈植是以精確的控制劑量與能量進行佈植，故是個精準的製程。
3.離子佈植在近室溫下進行佈植，故是個低溫的製程。
4.離子佈植可運用不同能量，形成各種縱深摻雜分佈，故是個彈性很大的過程。
其缺點是：離子佈植之高能量，會在矽晶圓內造成某種程度的結構損傷。
晶圓上將加速離子植入由光罩定好的區域，並用厚二氧化矽膜或光阻劑作為遮罩，如圖19-5所示。 植入後的晶圓須放入一高溫爐中進行退火，使植入晶體結構中未進入電性活化位罩(active location)的離子活化(activate)起來。所謂活化，例如n型摻雜質砷植入矽晶圓後，需取代矽晶圓中之矽原子才能成為n型摻雜質，才能貢獻一個電子。但植入之砷未必在晶格上，須經高溫振動，砷才逐漸振進晶格，這就是活化，這個晶格位置就是電性活化位置。
🔼圖19-5 (a)用二氧化矽作為遮罩；(b)用光阻劑作為遮罩，X代表植入之離子
19-2 退火(Annealing)
晶圓經離子佈植後，佈植離子之高能量使晶圓原子位移並產生缺陷，這些缺陷會形成懸鍵捕捉電子或電洞，使晶圓成為高阻值，因此需經退火，使(1)移位之原子回位，(2)使摻雜質進入晶格位置產生電子或電洞，即活化摻雜質。 退火有兩種(1)高溫爐退火 (furnace annealing) 及快速退火(rapid themal annealing -RTA)。
1.高溫爐退火 － 使用傳統電阻線高溫爐進行火。
離子佈植後之晶圓損傷，會使晶圓成為部份非晶或完全非晶(amorphous)。放置於高溫爐中經由固相磊晶(solid phase epitaxy-SPE) 使非晶部份恢復為單晶，其原理是：非晶原子經由高溫會沿晶圓下方未佈植之單晶部份導引震回晶格位置，即恢復成單晶或稱再結晶。
部份非晶再結晶，則須回到原位才能再成單晶，所需能量較大較難，而完全非晶之再結晶，各個原子稍加震動即可回到最近晶格位置，不須回到原位，故所需能量較小較易，如圖19-6所示。
(a) 完全非晶中之原子，可向最近晶格移動，即可恢復成單品，所需的能量較低教易
(b) 部份非晶中之原子，有些需行走較長距離才能進入晶格，所需的能量較高較難
🔼圖19-6部份非晶及完全非晶之再結晶
傳統高溫爐主要能量成份為紅外光，進行退火時係使晶格中原子受熱而震動進行再結晶，原子由於質量較大，受熱震動起來慢，再結晶速度慢，進行時間較長，易使已存在之P-N接面發生擴散，破壞原設計之摻雜分佈，故需快速退火。
2. 快速退火－係利用光子照射晶圓，進行退火。
價帶中之電子直接吸收光子能量躍遷至導帶，當電子由導帶躍遷回價帶放出能量，即將能量移轉給晶格原子，升溫震動而再結晶，由於電子能量吸收躍遷及移轉給晶格原子速度非常快，故再結晶速度快，進行時間短，引發擴散程度小，不會破壞原設計之摻雜分佈，現今VLSI 製程中都使用快速火。
快速退火可分三種
(1) 絕熱退火(adiabatic RTA)，使用高能量脈衝雷射照射，使晶圓損傷部份熔化，深度約一微米以内，再由液相磊晶 (liquid phase epitaxy)再結晶，時間約為10-7秒。由於過程中産生熔化，不易保有表面其它薄膜，VLSI製程中未採用。
(2) 熱通量退火(thermal flux RTA) ，使用高能量雷射，電子束，閃光燈照射，由固相磊晶(SPE)再結晶，時間約為1~10-7秒。由於過程中由高溫冷卻時易生缺陷，VLSI 製程中未採用。
(3) 等溫退火 (isothermal RTA) ，使用滷素鎢燈或石墨電阻條對晶圓單面或雙面加熱，時間較長約為數秒至數十秒，不會產生缺陷。製程乾淨快速,，為VLSI製程中採用。
離子佈植提供了晶圓精確植入之摻雜量和深度，也使離子佈植法有一些特殊應用，例如：除了n型p型掺雜質之植入外，也有在矽晶圓植入氬原子破壞晶格形成缺陷可加速矽之蝕刻，或在矽晶圓較深處植入氧原子經退火形成二氧化矽以作為SOI(silicon on insulator)應用等等。
19-3 離子佈植在COMS積體電路製程上的應用 (Applications of Ion Implantation in CMOS IC Fabrication)
19-3-1調整MOS電晶體界電壓 (Adjustment of Transistor MOSFET Threshold Voltage)
MOS 電晶體產生通道導電時，加在電晶體閘極上的最低電壓稱為臨界電壓(threshold voltage)，NMOS使用P型基板，臨界電壓需要排斥基板中的電洞形成空乏區，再將電子吸至基板表面形反轉狀態，故臨界電壓為正，表面濃度愈高，臨界電壓就愈高。同理可推PMOS臨界電壓為負且與N型基板表面濃度成正比關係。這是MOS電晶體非常重要的基本參數。臨界電壓調整的目的，是要使積體電路內所有的電晶體都有幾乎一樣的電流一電壓特性，以便在電性上相匹配。
控制電晶體臨界電壓的參數有 (1)表面摻雜濃度，(2)閘極材料種類，(3)閘極氧化膜厚度等。在固定閘極氧化膜厚度及閘極材料下，使用離子佈植調整矽晶表面的摻雜濃度及均勻度，可以輕易調整臨界電壓，如圖19-7所示。
(a)植入硼離子調整矽晶表面摻雜濃度 (b)再加上多晶矽閘極
🔼圖19-7 NMOS起始界電壓之調整，在長完閘極氧化膜後先植入硼離子調整矽晶表面摻雜濃度後，再加上多晶矽閘極
19-3-2 形成N及P型井區(Formation of N and P Wells)
井區的形成，是在井區佈植預積後，再經高溫長時間的驅入擴散形成較深的井區，CMOS雙井結構如圖19-8所示，圖中的二氧化矽是用來防止離子通道效應。NMOS及PMOS，都是置於導電性相反的井區內。井區內的掺雜濃度，影響電晶體的特性，如電晶體的臨界電壓。井區表面濃度，也影響電晶體的速度與元件間的漏電流，而井區底部的濃度，則會影響電晶體的擊穿(punchthrough)及閂啟(latch-up)現象。
(a)N井之佈植
(b) P井之佈植
(c) 完成雙井結構
🔼圖19-8 CMOS用離子佈植形成P井，N井雙井結構
19-3-3電晶體的隔離 (Isolation)
電晶體間的隔離，通常是在特定區域以局部矽氧化 (Local Oxidation of Silicon-LOCOS)形成厚氧化矽提高臨界電壓來達成。其過程如圖19-9所示。
🔼圖19-9電晶體間局部矽氧化(LOCOS)形成隔雕的過程
在隔離氧化矽下的井區，更施以額外的佈植來增加濃度以提高臨界電壓，如圖19-10所示，以防止該區上方有導線通過，引起的井區表層導電屬性的反轉，形成電晶體的漏電流。例如：在P型井區中，在隔離氧化層下的矽晶表面形成 p+區，或在N型井區中，在隔離氧化層下的矽晶表面形成n+區。一般P型井區中使用硼佈植，而N型井區中使用磷佈植。
🔼圖19-10 電晶體的LOCOS隔離，在LOCOS下方離子佈植P+摻雜，加強避免通道之感應發生
19-3-4 形成電晶體的源極與汲極 (Formation of Source and Drain)
MOS 電晶體導電載子由源極流出，經由閘極控制的通道，進入汲極。製程中，使用高劑量佈植，在井區內形成源與汲極，來連接低摻雜濃度通道區的兩端，如圖19-11所示。在NMOS中，N＋型的源與汲極，一般用砷佈植形成，其導電屬性是和井區相反。在PMOS中，P＋型的源與汲極，一般用硼或二氟化硼佈植形成。
19-3-5 形成低摻雜濃度的汲極 (Lightly-Doped Drain Formation)
在閘極區域完成後，與源/汲極導電屬性相同的摻雜離子，以較低的劑量植入閘極氧化層邊緣與源極 / 汲極間，形低濃度區，以降低通道兩端的電場強度，避免熱載子(hot carrier)效應，該製程稱為LDD (lightly-doped drain)。如圖19-11中所示。
🔼圖19-11源極與汲極的形成
19-3-6 摻雜複晶矽 (Poly-Silicon Dopling)
複晶矽閘極的摻雜，可在複晶矽沉積時掺入磷，亦可在複晶矽沉積後，施以磷或砷之離子佈植摻雜，或在源極與汲極離子佈植時，同時以離子佈植摻雜複晶矽閘極。經由這些摻雜方式來降低複晶矽閘極的電阻值，避免閘極信號傳遞的延遲，影響電路的功能。
19-3-7 SOI晶圓生長備製(Preparation of SOI Wafer)
一般單晶矽是無法直接生長在非晶(amorphous)上，SOI 單晶晶圓製造技術通常使用氧離子植入分離法(separation by implantation of oxygen，SIMOX)，或智慧剝離法(smart cut)，如圖19-12所示。
🔼圖19-12 SOI晶圓之製程 (a)氧離子植入分離法 (SIMOX)製程； (b)智慧剝離法(smart cut)製程
SIMOX 法使用大電流氧離子植入矽晶圓中，能量範圍介於150〜200 keV，植入深度約100~200nm，氧離子濃度約化絕層1 X1018 ~ 2 X 1018離子 / 平方公分，再經由退火(約在1300°C)形成厚度約 100~500nm二氧化矽絕緣層。該技術容易，但由於氧離子於離子植入時，難以穿透Si晶圓達到深處，使得表面Si層只有約50~240 nm厚度，因此還需經由磊晶成長方式增加Si層厚度，達到 SOI元件所需的厚度要求。
Smart cut 法使用兩片矽晶圓，先將一晶圓(種晶晶圓)表面氧化成有一定厚度之二氧化矽層，再進行氫離子植入，劑量超過 5X1016 cm-2。仔細清洗種晶晶圓和另一片不氧化的基板晶圓，去除顆粒及表面污染物，並保證兩晶圓表面都是親水性後，兩晶圓面對面對準後進行晶圓鍵結 (wafer bonding)，晶圓鍵結依賴氫鍵和水分子的化學作用，鍵結後的晶圓加熱至高溫，含在兩晶圓間的幾個水分子層將薄氧化層氧化成較厚的氧化層。鍵結後的晶圓放置爐中並加熱到400~600°C，晶圓會沿著氫植入的位置因膨脹而分裂。再經拋光或其他表面處理後就形成 SOI晶圓，晶圓鍵結品質與良率是關鍵技術。相對SIMOX法，smart-cut方法在氫離子層斷裂後可以留下足夠厚的Si 薄層，不需磊晶，也不需長時間的研磨打薄，有效降低SOI晶圓成本。
19-4 離子佈植製程實務 (Practices of Ion Implantation)
19-4-1 晶圓冷卻(Wafer Cooling)
在晶圓特定的區域進行離子佈植，通常以光阻作為佈植遮罩，光阻為有機物會被高能量離子破壞；當離子佈植之能量引起溫度過高時，將造光阻發泡與剝離，形成嚴重的微塵問題；即使溫度比上述稍低時，也會產生光阻的流動及遮罩線寬的改變。一般來說，只要佈植時晶圓的溫度不超過100°C，就不會產生述的問題。
此外，在佈植時，離子將其所帶之能量轉移至矽晶圓中，大部分都轉化為熱能，如果矽晶圓無法快速的將此熱能散去，將使矽晶圓的溫度增高，局部的溫度增高，將使得佈植所產生的點缺陷獲得能量移動而相互聚集，成為大的缺陷，在爾後的退火處理時，將無法分解以恢復晶格的完美性。同時，該缺陷亦會聚集摻雜離子，使其無法活化而影響摻雜結果。沒有晶圓冷卻的離子佈植，將喪失離子佈植的穩定性與再現性，同時影響元件的電特性。故為確保佈植時不産生缺陷以及摻雜雕子的活化效率，晶圓的冷卻是必須的。
19-4-2光阻問題(Resist Problems)
離子束對光阻的影響，有熱效應與碳化效應兩種。當離子進入光阻時，除了破壞其化學鍵結外，亦將能量轉移至光阻內變為熱能。純熱效應會導致光阻因熱而流動，造成光阻圖案變形，改變線寬。當溫度過高時會使光阻起泡，甚至破裂或剝離。但是在現今的離子佈植機上，由於晶圓載具的冷卻設計，使得晶圓溫度並不會因離子佈植而大幅升高，故此熱效應並不嚴重。但是碳化效應卻是無法必免，光阻被離子佈植時，因鍵結被打斷而釋放氣體(大多是氫氣)，殘存的是含碳量高的高分子，此一碳化層，具較高的機械強度、抗熱性與抗化學腐蝕性，造成離子佈植後光阻去除的困難。一般的光阻去除，是先以氧電漿或是紫外線加臭氧等乾式法，將碳化層燒除，再以濕式法，以熱硫酸加雙氧水溶液清除重金屬與殘存光阻，甚至再以氫氧水氨與雙氧水的溶液來清除晶圓表面的微污染。
19-4-3 電荷中和 (Charge Neutralization)
離子佈植時，晶圓不斷的接受正電荷，也可以說，離子佈植是不斷的將正電荷注入晶圓中。當晶圓為導體時，電荷可以流入接地的晶圓基座，不會有電荷累積。但是當晶圓為絕緣體或內部有絕緣層時，則電荷會累積在晶圓中，雖然伴隨在離子束中的負電子，可以中和掉一些正電荷，但是仍然會有相當數量的正電荷累積。
電荷的累樍，基本上會造成兩個主要問題：一是會損害絕緣體的絕缘性，甚至造成崩潰，例如破壞金- 氧- 半電晶體閘極氧化層的絕缘性質，使其無法正常工作；另一是會影響離子束的分佈，造成佈植劑量的不均勻。一般在離子佈植機內，都配備有電荷中和的裝置，這裝置可以用電子槍以電子來中和正電荷。
19-4-4 微塵與污染(Dust and Contamination)
微塵吸附在晶圓的表面，將在積體電路的製程上形缺陷，而導致電路失效（例如電路斷路與短路)，嚴重影響產品的良率。積體電路的尺寸愈小，微塵對良率的影響也愈嚴重，所能忍受的微塵顆粒尺寸也隨之減小。
微塵經由幾何與化學兩方面的影響，降低了積體電路製造的良率。在微塵的幾何影響上，會阻擋佈植區的離子植入，使元件失效；在微塵的化學影響上，則為微塵內所含之金屬如AI、Fe、Cr、Na及C等所造成的污染，這些污染物經由隨後的氧化或高溫退火製程，會破壞氧化矽的絕緣性P-N接面的特性。
微塵由離子佈植機中機械動作的磨損、累積的佈植殘餘物、不當抽真空時所產生的微粒、機械裝置或晶圓載具被離子束濺射出的粒子、偏壓電極微放電所釋放出的微粒等產生。解決微塵的根本之道，為改良離子佈植機的硬體設計與材質，以及確實的執行定期保養。
離子佈植已成為積體電路製程上的標準製程，能量的使用範圍已由早期的20-200keV到現今的3-3000keV，應用的領域已由摻雜佈植，延伸至生長埋藏氧化層等特殊應用。由於設備的不斷改進，提供一個高潔淨度、高自動化、高穩定性、高再現性的基本製程。
雖然離子佈植技術已相當成熟，但是因佈植所產生的點缺陷或非晶層對產品特性的影響，還有許多的事項待研究改進。